Nxp Semiconductors UM10237 User Manual

UM10237_2

© NXP B.V. 2008. All rights reserved.

 

 shows the 4-wire Texas Instruments synchronous serial frame format 

supported by the SSP module.

SCK0/1

I/O

SCK

CLK

SK

 SCK/CLK/SK is a clock signal used 

to synchronize the transfer of data. It is driven by 
the master and received by the slave. When SPI 
interface is used the clock is programmable to be 
active high or active low, otherwise it is always 
active high. SCK1 only switches during a data 
transfer. Any other time, the SSPn either holds it in 
its inactive state, or does not drive it (leaves it in 
high impedance state).

SSEL0/1 I/O

SSEL FS

CS

 When the SSPn is a 

bus master, it drives this signal from shortly before 
the start of serial data, to shortly after the end of 
serial data, to signify a data transfer as appropriate 
for the selected bus and mode. When the SSPn is a 
bus slave, this signal qualifies the presence of data 
from the Master, according to the protocol in use.

When there is just one bus master and one bus 
slave, the Frame Sync or Slave Select signal from 
the Master can be connected directly to the slave’s 
corresponding input. When there is more than one 
slave on the bus, further qualification of their Frame 
Select/Slave Select inputs will typically be 
necessary to prevent more than one slave from 
responding to a transfer.

MISO0/1 I/O

MISO DR(M)

DX(S)

SI(M)
SO(S)

 The MISO signal transfers 

serial data from the slave to the master. When the 
SSPn is a slave, serial data is output on this signal. 
When the SSPn is a master, it clocks in serial data 
from this signal. When the SSPn is a slave and is 
not selected by FS/SSEL, it does not drive this 
signal (leaves it in high impedance state).

MOSI0/1 I/O

MOSI DX(M)

DR(S)

SO(M)
SI(S)

 The MOSI signal transfers 

serial data from the master to the slave. When the 
SSPn is a master, it outputs serial data on this 
signal. When the SSPn is a slave, it clocks in serial 
data from this signal.