Nxp Semiconductors UM10237 User Manual

UM10237_2

© NXP B.V. 2008. All rights reserved.

 

The card status size can be 32 or 127 bits, depending on the response type (see 

 

The most significant bit of the card status is received first. The MCIResponse3 register 
LSBit is always 0.

The MCIDataTimer register contains the data timeout period, in card bus clock periods. 

 shows the bit assignment of the MCIDataTimer register.

 

A counter loads the value from the data timer register, and starts decrementing when the 
Data Path State Machine (DPSM) enters the WAIT_R or BUSY state. If the timer reaches 
0 while the DPSM is in either of these states, the timeout status flag is set.

A data transfer must be written to the data timer register and the data length register 
before being written to the data control register.

The MCIDataLength register contains the number of data bytes to be transferred. The 
value is loaded into the data counter when data transfer starts. 

 shows the 

bit assignment of the MCIDataLength register.

 

For a block data transfer, the value in the data length register must be a multiple of the 
block size (see 

To initiate a data transfer, write to the data timer register and the data length register 
before writing to the data control register.

31:0 Status

Card status

0x0000 0000

MCIResponse0

Card status [31:0]

Card status [127:96]

MCIResponse1

Unused

Card status [95:64]

MCIResponse2

Unused

Card status [63:32]

MCIResponse3

Unused

Card status [31:1]

31:0

DataTime

Data timeout period.

0x0000 0000

15:0

DataLength

Data length value

0x0000

31:16

-

Reserved, user software should not write ones to reserved bits. 
The value read from a reserved bit is not defined.

NA