Nxp Semiconductors UM10237 User Manual

UM10237_2

© NXP B.V. 2008. All rights reserved.

 

The ADC is configured using the following registers:

1. Power: In the PCONP register (

), set bits PCADC.

Remark: On reset, the ADC is disabled. To enable the ADC, first set the PCADC bit, 
and then enable the ADC in the AD0CR register (bit PDN) 

. To disable 

the ADC, first clear the PDN bit, and then clear the PCADC bit.

2. Clock: In the PCLK_SEL0 register (

), select PCLK_ADC. To scale the 

clock for the ADC, see 

 bits CLKDIV.

3. Pins: Select ADC pins and pin modes in registers PINSELn and PINMODEn (see 

4. Interrupts: To enable interrupts in the ADC, see 

. Interrupts are enabled 

in the VIC using the VICIntEnable register (

10 bit successive approximation analog to digital converter.

Input multiplexing among 8 pins.

Power down mode.

Measurement range 0 to 3 V.

10 bit conversion time 

≥ 2.44 μs.

Burst conversion mode for single or multiple inputs.

Optional conversion on transition on input pin or Timer Match signal.

Individual result registers for each A/D channel to reduce interrupt overhead.

Basic clocking for the A/D converters is provided by the APB clock (PCLK). A 
programmable divider is included in each converter, to scale this clock to the 4.5 MHz 
(max) clock needed by the successive approximation process. A fully accurate conversion 
requires 11 of these clocks.

 gives a brief summary of each of ADC related pins.