Atmel Xplained Evaluation Board AT32UC3A3-XPLD AT32UC3A3-XPLD Data Sheet

32072H–AVR32–10/2012

• The clock can be enabled or disabled by the user by writing to the Counter Clock 

Enable/Disable Command bits in the Channel n Clock Control Register (CCRn.CLKEN and 
CCRn.CLKDIS). In Capture mode it can be disabled by an RB load event if the Counter Clock 
Disable with RB Loading bit in CMRn is written to one (CMRn.LDBDIS). In Waveform mode, 
it can be disabled by an RC Compare event if the Counter Clock Disable with RC Compare 
bit in CMRn is written to one (CMRn.CPCDIS). When disabled, the start or the stop actions 
have no effect: only a CLKEN command in CCRn can re-enable the clock. When the clock is 
enabled, the Clock Enabling Status bit is set in SRn (SRn.CLKSTA).

• The clock can also be started or stopped: a trigger (software, synchro, external or compare) 

always starts the clock. In Capture mode the clock can be stopped by an RB load event if the 
Counter Clock Stopped with RB Loading bit in CMRn is written to one (CMRn.LDBSTOP). In 
Waveform mode it can be stopped by an RC compare event if the Counter Clock Stopped 
with RC Compare bit in CMRn is written to one (CMRn.CPCSTOP). The start and the stop 
commands have effect only if the clock is enabled.

Figure 28-3. Clock Control

Each channel can independently operate in two different modes:

• Capture mode provides measurement on signals.

• Waveform mode provides wave generation.

The TC operating mode selection is done by writing to the Wave bit in the CCRn register
(CCRn.WAVE). 

In Capture mode, TIOA and TIOB are configured as inputs.

In Waveform mode, TIOA is always configured to be an output and TIOB is an output if it is not
selected to be the external trigger.

Q

S

R

S

R

Q

CLKSTA

CLKEN

CLKDIS

Stop

Event

Disable

Counter

Clock

Selected

Clock

Trigger

Event