Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

The pins used for interfacing the External Bus Interface may be multiplexed with the GPIO lines.

The programmer must first program the GPIO controller to assign the External Bus Interface

pins to their peripheral function. If I/O lines of the External Bus Interface are not used by the

application, they can be used for other purposes by the GPIO Controller.

The EBI HSB clock and SDRAMC, SMC and ECC PB clocks are generated by the Power Man-

ager. Before using the EBI, the programmer must ensure that these clocks are enabled in the

Power Manager.
To prevent bus errors EBI operation must be terminated before entering sleep mode

The EBI interface has an interrupt line connected to the Interrupt Controller. Handling the EBI

interrupt requires programming the interrupt controller before configuring the EBI.

The EBI transfers data between the internal HSB Bus (handled by the HMatrix) and the external

memories or peripheral devices. It controls the waveforms and the parameters of the external

address, data and control busses and is composed of the following elements:
• The Static Memory Controller (SMC)
• The SDRAM Controller (SDRAMC)
• A chip select assignment feature that assigns an HSB address space to the external devices
• A multiplex controller circuit that shares the pins between the different Memory Controllers

The EBI offers a complete set of control signals that share the 16-bit data lines, the address

lines of up to 24 bits and the control signals through a multiplex logic operating in function of the

memory area requests.
Multiplexing is specifically organized in order to guarantee the maintenance of the address and

output control lines at a stable state while no external access is being performed. Multiplexing is

also designed to respect the data float times defined in the Memory Controllers. Furthermore,

refresh cycles of the SDRAM are executed independently by the SDRAM Controller without

delaying the other external Memory Controller accesses.

A specific HMATRIX_SFR register in the Matrix User Interface permit enabling of on-chip pull-up

resistors on the data bus lines not multiplexed with the GPIO Controller lines. For details on this

register, refer to the Peripherals Section. The pull-up resistors are enabled after reset. Setting

the EBI_DBPUC bit disables the pull-up resistors on lines not muxed with GPIO. Enabling the

pull-up resistor on lines multiplexed with GPIO lines can be performed by programming the

appropriate GPIO controller.

32058K

AVR32-01/12