Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

In Ready mode (EXNW_MODE = 11), the SMC behaves differently. Normally, the SMC begins

the access by down counting the setup and pulse counters of the read/write controlling signal. In

the last cycle of the pulse phase, the resynchronized NWAIT signal is examined. 
If asserted, the SMC suspends the access as shown in 

and 

. After

deassertion, the access is completed: the hold step of the access is performed.
This mode must be selected when the external device uses deassertion of the NWAIT signal to

indicate its ability to complete the read or write operation.
If the NWAIT signal is deasserted before the end of the pulse, or asserted after the end of the

pulse of the controlling read/write signal, it has no impact on the access length as shown in 

.

NWAIT Assertion in Write Access: Ready Mode (EXNW_MODE = 11).

C LK _S M C

A [25:2]

N B S 0, N B S 1,

A 0, A 1

N W E

N C S

D [15:0]

6

5

4

4

3

3

2

2

1

0

1

0

1

1

0

FR O ZE N  S TA TE

N W AIT

Internally synchronized

N W A IT signal

W rite cycle

E X N W _M O D E  = 11 (R eady m ode)

W R ITE _M O D E = 1 (N W E_controlled)

N W E _P U LS E  = 5

N C S _W R _P U LS E  = 7

0

32058K

AVR32-01/12