Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

The following example illustrates the use of the address match registers for a MAC address of

21:43:65:87:A9:CB.
Preamble 55
SFD D5
DA (Octet0 - LSB) 21
DA(Octet 1) 43
DA(Octet 2) 65
DA(Octet 3) 87
DA(Octet 4) A9
DA (Octet5 - MSB) CB
SA (LSB) 00
SA 00
SA 00
SA 00
SA 00
SA (MSB) 43
SA (LSB) 21
The sequence above shows the beginning of an Ethernet frame. Byte order of transmission is

from top to bottom as shown. For a successful match to specific address 1, the following

address matching registers must be set up:

• Base address + 0x98 0x87654321 (Bottom)
• Base address + 0x9C 0x0000CBA9 (Top)

And for a successful match to the Type ID register, the following should be set up:

• Base address + 0xB8 0x00004321

The broadcast address of 0xFFFFFFFFFFFF is recognized unless the ‘no broadcast’ bit in the

network configuration register is set.

The hash address register is 64 bits long and takes up two locations in the memory map. The

least significant bits are stored in hash register bottom and the most significant bits in hash reg-

ister top. 
The unicast hash enable and the multicast hash enable bits in the network configuration register

enable the reception of hash matched frames. The destination address is reduced to a 6-bit

index into the 64-bit hash register using the following hash function. The hash function is an

of every sixth bit of the destination address.

32058K

AVR32-01/12