Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

In AT32UC3A, there are 6 generic clocks. These are allocated to different functions as shown in

.

The clock generator in the Power Manager provides divided PBA and PBB clocks for use by

peripherals that require a prescaled PBx clock. This is described in the documentation for the

relevant modules.
The divided clocks are not directly maskable, but are stopped in sleep modes where the PBx

clocks are stopped.

During a debug session, the user may need to halt the system to inspect memory and CPU reg-

isters. The clocks normally keep running during this debug operation, but some peripherals may

require the clocks to be stopped, e.g. to prevent timer overflow, which would cause the program

to fail. For this reason, peripherals on the PBA and PBB buses may use “debug qualified” PBx

clocks. This is described in the documentation for the relevant modules. The divided PBx clocks

are always debug qualified clocks.
Debug qualified PB clocks are stopped during debug operation. The debug system can option-

ally keep these clocks running during the debug operation. This is described in the

documentation for the On-Chip Debug system.

The Reset Controller collects the various reset sources in the system and generates hard and

soft resets for the digital logic.
The device contains a Power-On Detector, which keeps the system reset until power is stable.

This eliminates the need for external reset circuitry to guarantee stable operation when powering

up the device.

Generic clock allocation

0

GCLK0 pin

1

GCLK1 pin

2

GCLK2 pin

3

GCLK3 pin

4

USBB

5

ABDAC

32058K

AVR32-01/12