Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

• A SYNC countdown completed.
• A operation is cancelled by the CANCEL_ACCESS instruction.

What to do if the busy bit is set:

• During Shift-IR: The new instruction is selected, but the previous operation has not yet

completed and will continue (unless the new instruction is CANCEL_ACCESS). You may

continue shifting the same instruction until the busy bit clears, or start shifting data. If shifting

data, you must be prepared that the data shift may also report busy.

• During Shift-DR of an address: The new address is ignored. The SAB stays in address mode,

so no data must be shifted. Repeat the address until the busy bit clears.

• During Shift-DR of read data: The read data are invalid. The SAB stays in data mode. Repeat

scanning until the busy bit clears.

• During Shift-DR of write data: The write data are ignored. The SAB stays in data mode.

Repeat scanning until the busy bit clears.

The Service access port may not be able to complete all accesses as requested. This may be

because the address is invalid, the addressed area is read-only or cannot handle byte/halfword

accesses, or because the chip is set in a protected mode where only limited accesses are

allowed.
The error bit is updated when an access completes, and is cleared when a new access starts.
What to do if the error bit is set:

• During Shift-IR: The new instruction is selected. The last operation performed using the old

instruction did not complete successfully.

• During Shift-DR of an address: The previous operation failed. The new address is accepted.

If the read bit is set, a read operation is started.

• During Shift-DR of read data: The read operation failed, and the read data are invalid.
• During Shift-DR of write data: The previous write operation failed. The new data are accepted

and a write operation started. This should only occur during block writes or stream writes. No

error can occur between scanning a write address and the following write data.

• While polling with CANCEL_ACCESS: The previous access was cancelled. It may or may not

have actually completed.

The High-Speed Bus (HSB) in the device is mapped as a slave on the SAB. This enables all

HSB-mapped memories to be read or written through the SAB using JTAG instructions, as

described in 

.

Internal SRAM can always be directly accessed. External static memory or SDRAM can be

accessed if the EBI has been correctly configured to access this memory. It is also possible to

access the configuration registers for these modules to set up the correct configuration. Simi-

larly, external parallel flash can be programmed by accessing the registers for the flash device

through the EBI.
The internal flash and fuses can likewise be programmed by accessing the registers in the Flash

Controller. When the security fuse is set, access to internal memory is blocked, and the

CHIP_ERASE instruction must be used to erase the fuse and flash contents. For detail see the

SAB address map section.

32058K

AVR32-01/12