Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

For any operation, the full 7 bits of the address must be provided. For write operations, 32 data

bits must be provided, or the result will be undefined. For read operations, shifting may be termi-

nated once the required number of bits have been acquired.

This instruction allows access to the entire Service Access Bus data area. Data are accessed

through a 36-bit byte index, a 2-bit size, a direction bit, and 8, 16, or 32 bits of data. Not all units

mapped on the SAB bus may support all sizes of accesses, e.g. some may only support word

accesses.
The data register is alternately interpreted by the SAB as an address register and a data regis-

ter. The SAB starts in address mode after the MEMORY_SIZED_ACCESS instruction is

selected, and toggles between address and data mode each time a data scan completes with

the busy bit cleared.
The size field is encoded as i 

.

MEMORY_SERVICE details

IR input value

 (0x14)

IR output value

peb01

DR Size

34 bits

DR input value (Address phase)

 xxxxxxxx xxxxxxxx xxxxxxxx xx

DR input value (Data read phase)

 xx

DR input value (Data write phase)

 xx

DR output value (Address phase)

xx xxxxxxxx xxxxxxxx xxxxxxxx xxxxxxeb

DR output value (Data read phase)

eb 

DR output value (Data write phase)

xx 

Size Field Semantics

00

Byte (8 bits)

Address modulo 4 : data alignment 
0: 

xxxxxxxx xxxxxxxx xxxxxxxx

1: xxxxxxxx 

xxxxxxxx xxxxxxxx

2: xxxxxxxx xxxxxxxx 

xxxxxxxx

3: xxxxxxxx xxxxxxxx xxxxxxxx 

32058K

AVR32-01/12