Atmel SAM4L Xplained Pro Evaluation Kit Atmel ATSAM4L-XPRO ATSAM4L-XPRO Data Sheet

42023E–SAM–07/2013

Rev.: 1.1.0.0

The number of DFLLs is device specific. A specific DFLL is referred to as DFLLx, where x can
be any number from 0 to n, where n refers to the last DFLL instance. Refer to the module config-
uration section for details. The DFLLx is controlled by the corresponding DFLLx registers. DFLLx
is disabled by default, but can be enabled to provide a high-frequency source clock for synchro-
nous and generic clocks. 

Features:

• Internal oscillator with no external components

• 20-150MHz output frequency 

• Can operate standalone as a high-frequency programmable oscillator in open loop mode

• Can operate as an accurate frequency multiplier against a known frequency in closed loop 

mode

• Optional spread-spectrum clock generation

• Very high-frequency multiplication supported - can generate all frequencies from a 32KHz 

reference clock

DFLLx can operate in both open loop mode and closed loop mode. In closed loop mode a low-
frequency clock with high accuracy can be used as reference clock to get high accuracy on the
output clock (CLK_DFLLx).

To prevent unexpected writes due to software bugs, write access to the configuration registers is
protected by a locking mechanism. For details refer to 

.

Figure 13-3. Block Diagram

C O A R S E

F IN E

5

8

C L K _ D F L L x

D F L L x

M U L

1 6

C L K _D F L L x_ R E F

F R E Q U E N C Y  

T U N E R

D F L L x L O C K C

D F L L x L O C K F

D F L L x T R A C K O O B

C S T E P

F S T E P

5 + 8

C A L IB

R A N G E

2

4