Intel D2500 DF8064101055400 Data Sheet

Datasheet - Volume 1 of 2

105

This is the normal operating state for threads in the processor core.

C1/AutoHALT is a low-power state entered when one thread executes the HALT 

instruction while the other is in the TC1 or greater thread state. The processor core will 

transition to the C0 state upon occurrence of SMI#, INIT#, LINT00/LINT10 (NMI, 

INTR), or internal bus interrupt messages. RESET# will cause the processor core to 

immediately initialize itself.

A System Management Interrupt (SMI) handler will return execution to either Normal 

state or the AutoHALT power down state. Refer to the Intel

for more 

information.

The system can generate STPCLK# while the processor core is in the AutoHALT power 

down state. When the system de-asserts the STPCLK# interrupt, the processor core 

will return to the HALT state.

While in AutoHalt power down state, the processor core will process bus snoops. The 

processor core will enter an internal snoopable sub-state to process the snoop and then 

return to the AutoHALT power down state.

C1/MWAIT is a low-power state entered when one thread executes the MWAIT (C1) 

instruction while the other thread is in the TC1 or greater thread state. Processor core 

behavior in the MWAIT state is identical to the AutoHALT state except that Monitor 

events can cause the processor core to return to the C0 state. Refer to the Intel

IA-32 Architectures Software Developer’s Manuals, Volume 2A: Instruction Set 

for more information.

Individual threads of the dual-threaded processor can enter the C2 state by initiating a 

P_LVL2 I/O read to the P_BLK or an MWAIT(C2) instruction, but the processor will not 

issue a Stop-Grant Acknowledge special bus cycle unless the STPCLK# pin is also 

asserted.

While in the C2 state, the processor will process bus snoops and snoops from the other 

thread. The processor thread will enter a snoopable sub-state to process the snoop and 

then return to the C2 state.