Intel E3815 FH8065301567411 Data Sheet

Product codes
FH8065301567411
Page of 5308
Intel
®
 Atom™ Processor E3800 Product Family
2080
Datasheet
17.19.13 PCS_DWORD12 (pcs_dword12)—Offset 30h
Access Method
Default: 00250F00h
12
0h
RW
reg_tx2_txelectidle: 
Override for i_txelectidle for tx2
11
0h
RW
reg_tx2_txcompliance: 
Override for i_txcompliance for tx2
10
0h
RW
reg_tx2_txoneszeroes: 
Override for i_txoneszeroes for tx2
9:8
0h
RW
reg_tx2_powerdown_1_0: 
Override for i_powerdown for tx2
7
0h
RW
o_captesten_h: 
Enable testing of capacitors
6
X
RO
i_captestout: 
Capacitor test result
5
0h
RW
fuse_override: 
Overrides Lane fuses 1: override txterm_vcc, latencyoptim, 
cdr_override, rxterm_vcc 0: fuses not overridden
4
0h
RW
i_clkbuf_ibiasen_ovrd: 
Override i_clkbuf_ibiasen value RX CML driver bias enable
3
0h
RW
reg_lanedeskew_strap_ovrd____________: 
reserved
2
0h
RW
reg_lane_reverse_____________________: 
reserved
1
0h
RW
reg_left_txfifo_rst_master___________: 
reserved
0
0h
RW
reg_right_txfifo_rst_master__________: 
reserved
Bit 
Range
Default & 
Access
Description
Type: 
Message Bus Register
(Size: 32 bits)
pcs_dword12: 
Op Codes:
0h - Read, 1h - Write
31
28
24
20
16
12
8
4
0
0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0
reg_txfsm_200ns_o
vr
d
reg_txfs
m
_200ns_de
la
y_6_0
reg
_
load
gen2tx
en_fall_o
vr
d
reg_tx2_s
tagge
r_mult_2_0
reg
_
lane
stag
ge
r_by_g
rou
p
reg_tx1_s
tagge
r_mult_2_0
re
serv
ed509
re
serv
ed510
reg_tx
1
_
st
agge
r_mask_4_0
re
serv
ed507
re
g_lan
est
a
g
ge
r_st
ra
p_o
vr
d
re
serv
ed508
reg_lan
est
agger_s
tr
ap_4_0