Intel E3815 FH8065301567411 Data Sheet

Product codes
FH8065301567411
Page of 5308
 
Intel
®
 Atom™ Processor E3800 Product Family
Datasheet
2231
Default: 00000000h
18.7.69
Interrupter 5 Moderation (IMOD5)—Offset 20A4h
The Interrupter Moderation Register controls the 'interrupt moderation' feature of an 
interrupter, allowing system software to throttle the interrupt rate generated by the 
xHC. There are 8 IMOD registers. x = 1, 2, ... 8.
Access Method
Default: 00000FA0h
Type: 
Memory Mapped I/O Register
(Size: 32 bits)
Offset: 
MBAR Type: 
PCI Configuration Register (Size: 64 bits)
MBAR Reference: 
[B:0, D:20, F:0] + 10h
31
28
24
20
16
12
8
4
0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Rs
vd1
IE
IP
Bit 
Range
Default & 
Access
Field Name (ID): Description
31:2
00000000h
RO
Rsvd1: 
Reserved.
Power Well: 
Core
1
0b
RW
Interrupt Enable (IE): 
Reserved.
Power Well: 
Core
0
0b
RW/C
Interrupt Pending (IP): 
Reserved.
Power Well: 
Core
Type: 
Memory Mapped I/O Register
(Size: 32 bits)
Offset: 
MBAR Type: 
PCI Configuration Register (Size: 64 bits)
MBAR Reference: 
[B:0, D:20, F:0] + 10h
31
28
24
20
16
12
8
4
0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 1 0 0 0 0 0
IMODC
IMODI
Bit 
Range
Default & 
Access
Field Name (ID): Description
31:16
0000h
RW
Interrupt Moderation Counter (IMODC): 
Down counter. Loaded with the IMODI 
value whenever IP is cleared to '0', counts down to '0' and stops. The associated 
interrupt shall be signaled whenever this counter is '0', the Event Ring is not empty, the 
IE and IP flags = '1', and EHB = '0'.  
This counter may be written directly by software at any time to alter the interrupt rate.
Power Well: 
Core