Intel E3815 FH8065301567411 Data Sheet

Product codes
FH8065301567411
Page of 5308
Intel
®
 Atom™ Processor E3800 Product Family
2268
Datasheet
Default: 20425355h
18.7.130 XECP_SUPP_USB2_2—Offset 8008h
Access Method
Default: 30190601h
31
28
24
20
16
12
8
4
0
0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1
XE
C
P_SUPP_U
S
B2_1
Bit 
Range
Default & 
Access
Field Name (ID): Description
31:0
20425355h
RO
XECP_SUPP_USB2_1: 
Namestring USB
Power Well: 
Core
Type: 
Memory Mapped I/O Register
(Size: 32 bits)
Offset: 
MBAR Type: 
PCI Configuration Register (Size: 64 bits)
MBAR Reference: 
[B:0, D:20, F:0] + 10h
31
28
24
20
16
12
8
4
0
0 0 1 1 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1
PRO
T
_S
PD_ID_CN
T
Rsvd
0
BL
C
HLC
IHI
HSO
RSVD
CP
C
CP
O
Bit 
Range
Default & 
Access
Field Name (ID): Description
31:28
3h
RO
Protocol Speed ID Count (PROT_SPD_ID_CNT): 
3 USB 2.0 Speed (High, Full, Low)
Power Well: 
Core
27:21
00h
RO
Rsvd0: 
Reserved.
Power Well: 
Core
20
1b
RO
BESL LPM Capability (BLC): 
Bit is set to 1 to indicate that the the ports described by 
this xHCI Supported Protocol Capability will apply BESL timing to BESL and BESLD fields 
of the PORTPMSC and PORTHLPMC registers.
Power Well: 
Core
19
1b
RO
Protocol Defined - Hardware LMP Capability (HLC): 
Reserved.
Power Well: 
Core