Intel E3815 FH8065301567411 Data Sheet

Product codes
FH8065301567411
Page of 5308
 
Intel
®
 Atom™ Processor E3800 Product Family
Datasheet
2737
20.6.43
ISD0BDLPUBA—Offset 9Ch
Input Stream Descriptor 0 Buffer Descriptor List Pointer Upper Base Address
Access Method
Default: 00000000h
0
0h
RW
PROTECT: 
When this bit is set to 1 bits 31 7 0 of this register are WO and will return 0 
s when read. When this bit is cleared to 0 bits 31 7 0 are RW. Note that this bit can only 
be changed when all four bytes of this register are written in a single write operation. If 
less than four bytes are written this bit retains its previous value. This bit is Intel 
Reserved.
Bit 
Range
Default & 
Access
Description
Type: 
Memory Mapped I/O Register
(Size: 32 bits)
ISD0BDLPUBA: 
AZLBAR Type: 
PCI Configuration Register (Size: 32 bits)
AZLBAR Reference: 
[B:0, D:27, F:0] + 10h
31
28
24
20
16
12
8
4
0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
B
U
FFE
R_DES
C
RIPT
OR_L
IS
T_UP
PE
R_BA
SE_A
DDRES
S
Bit 
Range
Default & 
Access
Description
31:0
0h
RW
BUFFER_DESCRIPTOR_LIST_UPPER_BASE_ADDRESS: 
Upper 32 bit address of the 
Buffer Descriptor List. This value should only be modified when the RUN bit is 0 or the 
DMA transfer may be corrupted.