Intel E3815 FH8065301567411 Data Sheet

Intel

®

 Atom™ Processor E3800 Product Family

308

Datasheet

DECC Single Bit Error Count Register

Default: 00000000h

Dunit fuse status register

Default: 00000000h

4:2

000h

RW

DFx: Enable Check Bit Override on 256b write data path 0xx Host generated 

check bits disabled. 0h - Reserved 1h - Reserved 2h - Reserved 3h - Reserved 4h - 

Assert Host generated check bits on write data [63:0] 5h - Assert Host generated check 

bits on write data [127:64] 6h - Assert Host generated check bits on write data 

[191:128] 7h - Assert Host generated check bits on write data [255:192]

1

0h

RW

Enable Double Bit Error Detect 0 - Disable double bit error detect 1 - Enable 

double bit error detect

0

0h

RW

Enable Single Bit Error Detect and Correct 0 - Disable single bit error detect 

and correct 1 - Enable single bit error detect and correct

Message Bus Register

(Size: 32 bits)

Op Codes:
h - Read, h - Write

31

28

24

20

16

12

8

4

0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

EC

CS

BECN

T

31:0

0h

RO

ECC Single Bit Error Count Write a 1 to the CLRSBECNT bit in the 

DECCCTRL register to clear this register

Message Bus Register

(Size: 32 bits)

Op Codes:
h - Read, h - Write