Intel IQ80321 User Manual

71

For DDR SDRAM Sizes and Configurations, see section 7.2.2.1, table 139 of theIntel

 provides DDR SDRAM Address Register Definitions, 

while this sections also contains multiple examples of Address Register Programming.

See the Intel

 80321 I/O Processor Design Guide, section 7.1, table 16 for supported DDR and 

SDRAM configurations.

The Intel

®

 80321 I/O processor (80321) supports 2.5 V DDR memory. 

 lists the 

minimum/maximum values for the DDR memory bias voltages:

For all registers relating to DRAM and other MCU related registers, see section 7.6, Table 149 of the 
Intel

 80321 I/O Processor Developer’s Manual.

The 80321 has a peripheral bus which contains the following peripheral devices:

•

Flash ROM

•

UART

•

Rotary Switch

•

Hex Display

Peripheral memory-Mapped Register Locations for the Peripheral Bus Interface Unit can be found in 
the Intel

 80321 I/O Processor Developer’s Manual, Section 7.5, Table 298, sheet 7 of 12. The 

appropriate Base address and Limit registers must be set for each of the six chip enables (PCE0-5). 
Each peripheral and its corresponding PCE# are described in this section.

All registers associated with the PBI can be found in the Intel

Manual, section 8.6, table 128.

V

CC25

2.5 V Supply Voltage

2.3

2.7

V

V

REF

Memory I/O Reference Voltage

1.15

1.35

V

V

TT

DDR Memory Termination Voltage

V

REF

 - 0.04

V

REF

 + 0.04

V