LSI 53C810A User Manual

2-6

Functional Description

Assert SATN/ on Parity
Errors

,

Bit 1

Causes the LSI53C810A to automatically assert SATN/
when it detects a parity error while operating as an
initiator.

Enable Parity Checking

,

Bit 3

Enables the LSI53C810A to check for parity errors.
The LSI53C810A checks for odd parity.

Assert Even SCSI Parity

Bit 2

Determines the SCSI parity sense generated by the
LSI53C810A to the SCSI bus.

Disable Halt on SATN/ or
a Parity Error (Target
Mode Only)

Bit 5

Causes the LSI53C810A not to halt operations when a
parity error is detected in target mode.

Enable Parity Error
Interrupt

, Bit 0

Determines whether the LSI53C810A generates an
interrupt when it detects a SCSI parity error.

Parity Error

, Bit 0

This status bit is set whenever the LSI53C810A
detects a parity error on the SCSI bus.

Status of SCSI Parity
Signal

, Bit 0

This status bit represents the active HIGH current state
of the SCSI SDP0 parity signal.

Latched SCSI Parity

, Bit 3

This bit reflects the SCSI odd parity signal
corresponding to the data latched into the

register.

Master Parity Error
Enable

, Bit 3

Enables parity checking during master data phases.

Master Data Parity Error

, Bit 6

Set when the LSI53C810A, as a PCI master, detects a
target device signaling a parity error during a data
phase.

Master Data Parity Error
Interrupt Enable

Bit 6

By clearing this bit, a Master Data Parity Error does not
cause assertion of IRQ/, but the status bit is set in the

register.