LSI 53C810A User Manual

SCSI Bus Interface Signals

4-9

The SCSI signal definitions are organized into the following functional
groups:

and

.

describes the SCSI Bus Interface Signals group.

SCLK

51

I

SCSI Clock is used to derive all SCSI-related timings.
The speed of this clock is determined by the application
requirements. In some applications, SCLK may be
sourced internally from the PCI bus clock (CLK). If SCLK
is internally sourced, tie the SCLK pin LOW.

SD[7:0],
SDP

67, 69, 70, 71, 72,
74, 75, 76, 66

I/O

SCSI Data includes the following data lines and parity
signals: SD[7:0] (8-bit SCSI data bus), and SDP (SCSI
data parity bit).

SCTRL/

57, 55, 60, 56, 62,
64, 65, 61, 59

I/O

SCSI Control includes the following signals:
SCD/

SCSI phase line, command/data

SCSI phase line, input/output

SCSI phase line, message

Data handshake signal from target device

Data handshake signal from initiator device

SCSI bus arbitration signal, busy

SCSI Attention, the initiator is requesting a
message out phase

SCSI bus reset

SCSI bus arbitration signal, select device