Samsung 512MB, DDR II SDRAM, 667MHz, soDIMM M470T6554CZ3-CE6 Prospecto
Los códigos de productos
M470T6554CZ3-CE6
Rev. 1.2 Aug. 2005
256MB, 512MB, 1GB Unbuffered SODIMMs
DDR2 SDRAM
Pin Configurations (Front side/Back side)
Note : NC = No Connect; NC, TEST(pin 163)is for bus analysis tool and is not connected on normal memory modules.
Pin
Front
Pin
Back
Pin
Front
Pin
Back
Pin
Front
Pin
Back
Pin
Front
Pin
Back
1
V
REF
2
V
SS
51
DQS2
52
DM2
101
A1
102
A0
151
DQ42
152
DQ46
3
V
SS
4
DQ4
53
V
SS
54
V
SS
103
V
DD
104
V
DD
153
DQ43
154
DQ47
5
DQ0
6
DQ5
55
DQ18
56
DQ22
105
A10/AP
106
BA1
155
V
SS
156
V
SS
7
DQ1
8
V
SS
57
DQ19
58
DQ23
107
BA0
108
RAS
157
DQ48
158
DQ52
9
V
SS
10
DM0
59
V
SS
60
V
SS
109
WE
110
S0
159
DQ49
160
DQ53
11
DQS0
12
V
SS
61
DQ24
62
DQ28
111
V
DD
112
V
DD
161
V
SS
162
V
SS
13
DQS0
14
DQ6
63
DQ25
64
DQ29
113
CAS
114
ODT0
163
NC, TEST
164
CK1
15
V
SS
16
DQ7
65
V
SS
66
V
SS
115
NC/S1
116
A13
165
V
SS
166
CK1
17
DQ2
18
V
SS
67
DM3
68
DQS3
117
V
DD
118
V
DD
167
DQS6
168
V
SS
19
DQ3
20
DQ12
69
NC
70
DQS3
119
NC/ODT1
120
NC
169
DQS6
170
DM6
21
V
SS
22
DQ13
71
V
SS
72
V
SS
121
V
SS
122
V
SS
171
V
SS
172
V
SS
23
DQ8
24
V
SS
73
DQ26
74
DQ30
123
DQ32
124
DQ36
173
DQ50
174
DQ54
25
DQ9
26
DM1
75
DQ27
76
DQ31
125
DQ33
126
DQ37
175
DQ51
176
DQ55
27
V
SS
28
V
SS
77
V
SS
78
V
SS
127
V
SS
128
V
SS
177
V
SS
178
V
SS
29
DQS1
30
CK0
79
CKE0
80
NC/CKE1
129
DQS4
130
DM4
179
DQ56
180
DQ60
31
DQS1
32
CK0
81
V
DD
82
V
DD
131
DQS4
132
V
SS
181
DQ57
182
DQ61
33
V
SS
34
V
SS
83
NC
84
NC
133
V
SS
134
DQ38
183
V
SS
184
V
SS
35
DQ10
36
DQ14
85
BA2
86
NC
135
DQ34
136
DQ39
185
DM7
186
DQS7
37
DQ11
38
DQ15
87
V
DD
88
V
DD
137
DQ35
138
V
SS
187
V
SS
188
DQS7
39
V
SS
40
V
SS
89
A12
90
A11
139
V
SS
140
DQ44
189
DQ58
190
V
SS
41
V
SS
42
V
SS
91
A9
92
A7
141
DQ40
142
DQ45
191
DQ59
192
DQ62
43
DQ16
44
DQ20
93
A8
94
A6
143
DQ41
144
V
SS
193
V
SS
194
DQ63
45
DQ17
46
DQ21
95
V
DD
96
V
DD
145
V
SS
146
DQS5
195
SDA
196
V
SS
47
V
SS
48
V
SS
97
A5
98
A4
147
DM5
148
DQS5
197
SCL
198
SA0
49
DQS2
50
NC
99
A3
100
A2
149
V
SS
150
V
SS
199
V
DD
SPD
200
SA1
Pin Description
Pin Name
Function
Pin Name
Function
CK0,CK1
Clock Inputs, positive line
SDA
SPD Data Input/Output
CK0,CK1
Clock Inputs, negative line
SA1,SA0
SPD address
CKE0,CKE1
Clock Enables
DQ0~DQ63
Data Input/Output
RAS
Row Address Strobe
DM0~DM7
Data Masks
CAS
Column Address Strobe
DQS0~DQS7
Data strobes
WE
Write Enable
DQS0~DQS7
Data strobes complement
S0,S1
Chip Selects
TEST
Logic Analyzer specific test pin
(No connect on So-DIMM)
(No connect on So-DIMM)
A0~A9, A11~A13
Address Inputs
V
DD
Core and I/O Power
A10/AP
Address Input/Autoprecharge
V
SS
Ground
BA0,BA1
SDRAM Bank Address
V
REF
Input/Output Reference
ODT0,ODT1
On-die termination control
V
DD
SPD
SPD Power
SCL
Serial Presence Detect(SPD) Clock Input
NC
Spare pins, No connect