Intel 815 Manuel D’Utilisation

Page de 423
Intel® 815 Chipset: Graphics Controller PRM, Rev 1.0 
 
 
 
R
 
342  
 
17.8. 
OVRACT—Overlay Active Register 
Address Offset: 
6001Ch 
Default Value: 
00000000h 
Access: Read/Write 
Size: 32 
bits 
 
31 
 27 
26  
 
 
16 
Reserved Overlay 
Active 
End 
 
15 
12 11 
  
  
Reserved Overlay 
Active 
Start 
 
Bit Description 
31:27 
Reserved. 
26:16 
Overlay Active End. This filed takes into account the Overlay pipeline delays for turning off the overlay 
at the end of a scan line. When LCD / TV is enabled, then the overlay active end is controlled by the 
LCD / TV-Out Timing Generator and uses all the bits. When LCD / TV is disabled, then the overlay 
active end is controlled by the VGA Timing Generator and uses bits 15:3 for character clock resolution. 
15:12 
Reserved. 
11:0 
Overlay Active Start. This field takes into account the Overlay pipeline delays for lining up X=0 to the 
first active pixel. When LCD / TV is enabled, then the overlay active start is controlled by the LCD /  
TV-Out Timing Generator and all the bits are used. When LCD / TV is disabled, then the overlay active 
start is controlled by the VGA Timing Generator and uses bits 15:3 for character clock. 
17.9. 
BCLRPAT— Border Color Pattern Register 
Address Offset: 
60020h 
Default Value: 
00000000h 
Access: Read/Write 
Size: 32 
bits 
A border is sent if Border Enable is on. Also same color will be sent during pseudo border period in 
LCD no-scalar mode. 
In VGA Centering mode, the VGA border color will be sent instead of the Flat Panel Border Color. 
HIRes Centering mode will still use the Flat Panel Border color. 
 
31 25 
24 16 
15  8 
7  0 
Reserved Red  Green  Blue 
 
Bit Description 
31:25 
Reserved. 
24:16 
Red. 
15:8 
Green. 
7:0 
Blue.