Freescale Semiconductor 56F8322 ユーザーズマニュアル

98

 Freescale Semiconductor

Preliminary

The width of the GPIO port defines how many bits are implemented in each of the GPIO registers. Based
on  this  and  the  default  function  of  each  of  the  GPIO  pins,  the  reset  values  of  the  GPIOx_PUR  and
GPIOx_PER registers change from port to port. Tables 

 through 

 define the actual reset values of

these registers.

Please 

contact 

your 

Freescale 

marketing 

representative 

or 

authorized 

distributor 

for

device/package-specific BSDL information.

The TRST pin is not available in this package. The pin is tied to V

DD

 in the package.

The JTAG state machine is reset during POR and can also be reset via a soft reset by holding TMS high
for five rising edges of TCK, as described in the 56F8300 Peripheral User Manual.

GPIOB7

PHASEA0 / TA0

38

Quad Decoder 0 register DECCR is used to select 
between Decoder 0 and Timer A
Quad Dec is NOT available in 56F8122

GPIOC0

EXTAL

32

Pull-ups should default to disabled 

GPIOC1

XTAL

33

Pull-ups should default to disabled 

GPIOC2

46

GPIOC3

47

GPIOC4

TC3

GPIOC5

TC1 / RXD0

48

SIM register SIM_GPS is used to select between Timer C 
and SCI0 on a pin-by-pin basis 

GPIOC6

TC0 / TXD0

1

SIM register SIM_GPS is used to select between Timer C 
and SCI0 on a pin-by-pin basis