Fujitsu FR81S Manual Do Utilizador

CHAPTER 51: TIMING PROTECTION UNIT 

 

 

5. Operation 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : TIMING PROTECTION UNIT 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

24 

The section explains the Interrupt Control. 

The generation of the interrupt request is controlled by the TPUCFG.INTE bit that controls the interrupt 

request by TPU and the TPUTIE.IE[n] bits that controls the interrupt of each timer. When an effective 

interrupt request by each timer exists in TPUCFG.INTE=1((TPUTIE.IE[n]=1)&(TPUTIR.IR[n]=1)), NMI is 

generated in TPU. 

The interrupt factor of each channel can be confirmed with TPUTIR.IR[n]. 

Interrupt enable/disable of each channel is controlled with TPUTCN0n.IES/TPUTCN0n.IEC. 

If 1 is written in TPUTCN0n.IES, the interrupt is permitted and it becomes TPUTIE.IE[n]=1. If 1 is written 

in TPUTCN0n.IEC, the interrupt is prohibited and it becomes TPUTIE.IE[n]=0. If 1 is written to 

TPUTCN0n.IES and TPUTCN0n.IEC at the same time, it gives higher priority to "clear" than "set". 

Please write 1 in TPUTCN0n.IRC when you clear the interrupt request of each channel. 

 

MN705-00010-1v0-E

2191