LSI 53C810A Manual Do Utilizador

5-10

Operating Registers

determines the transfer rate. For example, if SCLK is
40 MHz and the SCF value is set to divide by one, then
the maximum synchronous receive rate is 10 Mbytes/s
((40/1) /4 = 10).

For synchronous send, the output of this divider gets
divided by the transfer period (XFERP) bits in the

register, and that value determines the

transfer rate. For valid combinations of the SCF and
XFERP, see

Note:

For additional information on how the synchronous transfer
rate is determined,

.

These bits select the frequency of the SCLK for
asynchronous SCSI operations. The bit encoding is
displayed in

. All other combinations are

reserved.

0

0

0

SCLK/3

0

0

1

SCLK/1

0

1

0

SCLK/1.5

0

1

1

SCLK/2

1

0

0

SCLK/3

1

0

1

Reserved

1

1

0

Reserved

1

1

1

Reserved