Техническая Спецификация для Intel E3815 FH8065301567411

 

Intel

®

 Atom™ Processor E3800 Product Family

Datasheet

2201

There are 9 PORTHLPM registers at offsets 48Ch, 49Ch, 4ACh, 4BCh, 4CCh, 4DCh, 

4ECh, 4FCh and 50Ch. This register is reset only by platform hardware during cold 

reset or in response to a Host Controller Reset (HCRST). The field definitions depend on 

the protocol supported. For USB3, this register is reserved and shall be treated by 

software as RsvdP. For USB2, the definition is given below. Fields contain parameters 

neccessary for xHC to automatically generate an LPM Token to the downstream device.

Default: 00000000h

15:8

00h

RW

Note: This register is sticky.

SUS

7:4

0h

RW

Note: This register is sticky.

SUS

3

0b

RW

Note: This register is sticky.

SUS

2:0

0h

RW

Note: This register is sticky.

SUS

Memory Mapped I/O Register

(Size: 32 bits)

PCI Configuration Register (Size: 64 bits)

[B:0, D:20, F:0] + 10h

31

28

24

20

16

12

8

4

0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

RSV

D

HI

RD

D

L1T

O

HIRD

M

31:14

00000h

RO

Reserved.

Core