Renesas R5S72622 用户手册

下载
页码 2152
 
Section 37   Electrical Characteristics 
Page 2038 of 2108 
 
R01UH0134EJ0400  Rev. 4.00 
 
 Sep 
24, 
2014 
SH7262 Group, SH7264 Group
37.4.15
  Video Display Controller 3 Timing 
Table 37.21  Video Display Controller 3 Timing 
Item Symbol 
Min. 
Typ. 
Max. 
Unit 
Figure 
DV_CLK input clock 
frequency 
t
cyc
 
 27  MHz 
Figure 
37.71 
DV_CLK input clock low 
pulse width 
t
WIL
 0.4 
 
 
t
cyc
 
 
DV_CLK input clock high 
pulse width 
t
WIH
 0.4 
 
 
 
 
LCD_EXTCLK input clock 
frequency 
t
cyc
 
 
 36 MHz 
 
LCD_EXTCLK input clock 
low pulse width 
t
WIL
 0.4 
 
 
t
cyc
 
 
LCD_EXTCLK input clock 
high pulse width 
t
WIH
 0.4 
 
 
 
 
LCD_CLK output clock 
frequency 
t
cyc
 
 
 36 MHz 
Figure 
37.72 
LCD_CLK output clock low 
pulse width 
t
WIL
 0.4 
 
 
t
cyc
 
 
LCD_CLK output clock high 
pulse width 
t
WIH
 0.4 
 
 
 
 
Input data setup time 
t
VS
 10 
 
 ns 
Figure 
37.73 
Input data hold time 
t
VH
 3 
 
 ns 
 
Output data delay time 
t
DD
 0 
 10 ns 
Figure 
37.74 
 
t
cyc
t
WL
t
WH
V
IH
1/2 PVcc
DV_CLK, 
LCD_EXTCLK
V
IH
V
IL
V
IL
 
Figure 37.71   DV_CLK and LCD_EXTCLK Clock Input Timing