Texas Instruments TMS320C6452 DSP Benutzerhandbuch

lists the memory-mapped registers for the DDR2 memory controller. See the device-specific data

manual for the memory address of these registers.

00h

MIDR

Module ID and Revision Register

04h

DMCSTAT

DDR2 Memory Controller Status Register

08h

SDCFG

SDRAM Configuration Register

0Ch

SDRFC

SDRAM Refresh Control Register

10h

SDTIM1

SDRAM Timing 1 Register

14h

SDTIM2

SDRAM Timing 2 Register

20h

BPRIO

Burst Priority Register

E4h

DMCCTL

DDR2 Memory Controller Control Register

36

SPRUF85 – October 2007