Texas Instruments TMS320TCI648x Benutzerhandbuch

There are four of these registers, one for each LSU (see

). LSUn_REG6 is shown in

and described in

. For additional programming see

.

Table 99. LSUn_REG6 Registers and the Associated LSUs

LSU1_REG6

0418h

LSU1

LSU2_REG6

0438h

LSU2

LSU3_REG6

0458h

LSU3

LSU4_REG6

0478h

LSU4

Figure 100. LSUn Control Register 6 (LSUn_REG6)

31

16

Reserved

R-0000h

15

5 4

1

0

Reserved

COMPLETION_CODE

BSY

R-000h

R-0000

R-0

LEGEND: R = Read only; -n = Value after reset

Table 100. LSUn Control Register 6 (LSUn_REG6) Field Descriptions

31–5

Reserved

0000h

These read-only bits return 0s when read.

4–1

COMPLETION_CODE

Indicates the status of the pending command.

0000b

Transaction complete, no errors (posted/non-posted)

0001b

Transaction timeout occurred on non-posted transaction

0010 b

Transaction complete, packet not sent due to flow control blockade (Xoff)

0011b

Transaction complete, non-posted response packet (type 8 and 13)
contained ERROR status, or response payload length was in error

0100b

Transaction complete, packet not sent due to unsupported transaction type or
invalid programming encoding for one or more LSU register fields

0101b

DMA data transfer error

0110b

"Retry" DOORBELL response received, or Atomic test-and-swap was not
allowed (semaphore in use)

0111b

Transaction complete, packet not sent due to unavailable outbound credit at
given priority

1xxxb

Reserved

0

BSY

Indicates status of the writeable LSU registers

0

LSU registers available (writable) for next set of transfer descriptors

1

LSU registers busy with current transfer

SPRUE13A – September 2006

161