Texas Instruments TMS320TCI648x Benutzerhandbuch

There are sixteen of these registers (see

). QUEUEn_RXDMA_CP is shown in

and

described in

. For additional programming information, see

.

Table 110. QUEUEn_RXDMA_CP Registers

QUEUE0_RXDMA_CP

0680h

QUEUE1_RXDMA_CP

0684h

QUEUE2_RXDMA_CP

0688h

QUEUE3_RXDMA_CP

068Ch

QUEUE4_RXDMA_CP

0690h

QUEUE5_RXDMA_CP

0694h

QUEUE6_RXDMA_CP

0698h

QUEUE7_RXDMA_CP

069Ch

QUEUE8_RXDMA_CP

06A0h

QUEUE9_RXDMA_CP

06A4h

QUEUE10_RXDMA_CP

06A8h

QUEUE11_RXDMA_CP

06ACh

QUEUE12_RXDMA_CP

06B0h

QUEUE13_RXDMA_CP

06B4h

QUEUE14_RXDMA_CP

06B8h

QUEUE15_RXDMA_CP

06BCh

Figure 106. Queue n Receive DMA Completion Pointer Register (QUEUEn_RXDMA_CP)

31

0

RX_CP

R/W-00000000h

LEGEND: R/W = Read/Write; -n = Value after reset

Table 111. Queue n Receive DMA Completion Pointer Register (QUEUEn_RXDMA_CP) Field

31–0

RX_CP

00000000h

This field is the memory address for the receive queue completion pointer. This

to

register is written by the DSP core with the buffer descriptor address for the last

FFFFFFFFh

buffer processed by the DSP core during interrupt processing. The port uses the
value written to determine if the interrupt should be deasserted.

SPRUE13A – September 2006

167