Cisco Cisco Packet Data Gateway (PDG) Documentation Roadmaps

Seite von 1034
  ST16 Hardware Platform Overview 
Application and Line Cards  ▀   
Cisco ASR 5000 Series Product Overview  ▄  
 
  OL-22937-01 
4GB PACs, has 56 control processors, each with 1GB RAM (total 56 GB RAM) dedicated to packet processing tasks. A 
fully configured system, utilizing 14 8GB PACs, has 56 control processors, each with 2GB RAM (total 112GB RAM) 
dedicated to packet processing tasks. 
To take advantage of the distributed processing capabilities of the system, you can add additional PACs to the chassis 
without their supporting line cards, if desired. This results in increased packet handling and control transaction 
processing capabilities. Another advantage is a decrease in CPU utilization when the system performs processor-
intensive tasks such as encryption or data compression. 
Install PACs in chassis slots 1 through 7 and 10 through 16. Each installed PAC can either be allocated as active, 
available to the system for session processing, or redundant, a standby component available in the event of a failure. 
Caution:
  4GB and 8GB PACs are treated as different and distinct components by the system. 
Therefore, they cannot serve as active/standby pairs. A 4GB PAC cannot serve as a redundant card for an 
8GB PAC and vice versa. 
The front panel of the PAC and some of its major components is shown below: 
Figure 21.  Packet Accelerator Card (PAC) 
../../../GRAPHICS/Production/ST-series_Hardware/PAC_callout.wmf 
Table 9. Packet Accelerator Card (PAC) Callout Descriptions 
Number
 
Description
 
1
 
Card Ejector Levers - Use to insert/remove card to/from chassis.
 
2
 
Interlock Switch - When pulled downward, the interlock switch notifies the system to safely power down card prior to 
removal.
 
3
 
Card Level Status LEDs - Show the status of the card. (See Hardware Installation Guide for definitions)
 
 
 
Line Cards 
The following rear-loaded cards are currently supported by the system: 
 
 
Switch Processor I/O Card 
The Switch Processor I/O (SPIO) card provides connectivity for local and remote management, CO alarming, and BITS 
timing input. SPIOs are installed in chassis slots 24 and 25, behind SPCs. During normal operation, the SPIO in slot 24 
works with the active SPC in slot 8. The SPIO in slot 25 serves as a redundant component. In the event that the SPC in 
slot 8 fails, the redundant SPC in slot 9 becomes active and works with the SPIO in slot 24. If the SPIO in slot 24 should 
fail, the redundant SPIO in slot 25 takes over. 
The following shows the panel of the SPIO card, its interfaces, and other major components.