FIC mb02 Servicehandbuch

 FIC CONFIDENTIAL AND PROPRIETARY 
MB02       Functional Specifications       Rev. 0.3                                              Page  55 

  

 

00F0h 

w/o  

Coprocessor Error 

ICH4-M 

EXT 

01F0h-01F7h 

r/w 

IDE Primary Command Block Address 

ICH4-M 

EXT 

0170h-0177h 

r/w 

IDE Secondary Command Block Address 

ICH4-M 

EXT 

03F6h 

r/w 

IDE Primary Command Block Address 

ICH4-M 

EXT 

0376h 

r/w 

IDE Secondary Command Block Address 

     ICH4-M 

EXT 

020xh 

r/w 

Game Port Address <T.B.D> 

ICH4-M 

EXT 

02x0-02xFh 

r/w 

Audio Address <T.B.D> 

ICH4-M 

EXT 

03x0-03x1h 

r/w 

MPU 40D Address <T.B.D> 

ICH4-M 

AC(3) 

0388-038Bh 

r/w 

Adlib Address <T.B.D> 

ICH4-M 

EXT 

0278-027Fh 
0678-067Ah 

 

Parallel Port LPT3 or EPP /ECP 

None 

EXT 

0378-037Fh 
0778-077Ah 

 

Parallel Port LPT2 or EPP /ECP 

None 

EXT 

03BC-03BFh 
07BC-07Beh 

 

Parallel Port LPT1 or EPP /ECP 

None 

EXT 

03F8-03FFh 

 

Serial Port , COM1 

None 

EXT 

02F8-02FFh 

 

Serial Port , COM2 

None 

EXT 

03E8-03Efh 

 

Serial Port , COM3 

None 

EXT 

02E8-02Efh 

 

Serial Port , COM4 

None 

EXT 

03F0-03F7h 

 

FDC Primary 

None 

EXT 

0370-0377h 

 

FDC Secondary 

None 

EXT 

0398h 

r/w 

Super I/O INDEX Address 

None 

IOCA 

0399h 

r/w 

Super I/O DATA Address 

None 

IOCA 

04D0h 

r/w 

INT 1 edge / level control register 

ICH4-M 

INT 

04D1h 

r/w 

INT 2 edge / level control register 

ICH4-M 

INT 

0CF8h 

r/w 

Configuration Address Register 

(Accessed as Dword) 

ICH4-M 

INT 

0CFCh 

r/w 

Configuration Data Register 

ICH4-M 

INT 

0CF9h 

r/w 

Reset Control Register 

     ICH4-M 

INT 

 
Note: 

INT. 

Accesses to these locations are not broadcast to the EXT I/O Bus. 

 

 

EXT.  

Accesses to these locations are always broadcast to the EXT I/O Bus. 

 

WRT. 

Write to these locations are always broadcast to the EXT I/O Bus. 

 

IOCA: 

These locations must be set the address in the IOCA register. 

 

PAC.  

These locations must be set the address in the PAC registers. 

 
 
 
 
 
 
 
 
 

Function 

IRQ No. 

Priority 

Connection 

Internal Timer 1, Counter 0 Output 

IRQ 00 

0 

Inside of SIS961 

Keyboard (Output Buffer Full) 

IRQ 01 

1 

Connected in KBC 

Cascade 

IRQ 02 

2 

Inside of SIS961  

Real Time Clock 

IRQ 08# 

3 

Connected in RTC (Reserved) 

Mouse 

IRQ 12 

7 

Connected in KBC 

FERR (Coprocessor) 

IRQ 13 

8 

Connected in CPU 

PDF created with FinePrint pdfFactory trial version