Acer Intel Celeron G530 KC.53001.CDG Benutzerhandbuch

24

 Datasheet

1. The loadline specification includes both static and transient limits.
2. This loadline figure applies to any VID setting. Refer to 

 for the specific offsets from VID voltage.

3. The loadlines specify voltage limits at the die measured at VCC_SENSE and VSS_SENSE pins. Voltage 

regulation feedback for voltage regulator circuits must be taken from processor VCC and VSS pins. Refer to 
the Intel

£

£

 4 Processor VR-Down Design Guidelines, VCC and VSS socket loadline specifications, 

and VR implementation details.

4. Adherence to this loadline specification for the Celeron processor on 0.13 micron process is required to 

ensure reliable processor operation.

55

–0.105

–0.145

–0.185

60

–0.114

–0.156

–0.197

65

–0.124

–0.166

–0.209

70

–0.133

–0.177

–0.222

1.

The loadline specifications include both static and transient limits.

2.

This table is intended to aid in reading discrete points on the following loadline figure and applies to any VID
setting.

3.

The loadlines specify voltage limits at the die measured at VCC_SENSE and VSS_SENSE pins. Voltage reg-
ulation feedback for voltage regulator circuits must be taken from processor VCC and VSS pins. Refer to the
Intel

£

£

 4 Processor VR-Down Design Guidelines for VCC and VSSsocket loadline specifications

and VR implementation details.

4.

Adherence to this loadline specification for the Celeron processor on 0.13 micron process is required to en-
sure reliable processor operation.

70

60

50

40

30

20

10

0

VID -250 mV

VID -200 mV

VID -150 mV

VID -50 mV

VID -100 mV

VID

VID +50 mV

V

CC

Maximum

V

CC

Typical

V

CC

Minimum