Texas Instruments LM3433 Evaluation Board LM3433SQ-14AEV/NOPB LM3433SQ-14AEV/NOPB Datenbogen

SNVS535C – OCTOBER 2007 – REVISED MAY 2013

FETs should be chosen so that the I

2

R

DSON

loss is less than 1% of the total output power. Analysis shows best

efficiency with around 8m

Ω

of R

DSON

and 15nC of gate charge for a 6A application. All of the switching loss is in

the main switch FET. An additional important parameter for the synchronous FET is reverse recovery charge
(Q

RR

). High Q

RR

adversely affects the transient voltages seen by the IC. A low Q

RR

FET should be used.

Choose a DIM FET with the lowest R

DSON

for maximum efficieny and low input current draw during the DIM

cycle. The output voltage during DIM will determine the switching frequency. A lower output voltage results in a
lower switching frequency. If the lower frequency during DIM must be bound, choose a FET with a higher R

DSON

to force the switching frequency higher during the DIM cycle.

The LM3433 uses two bootstrap capacitors and a bypass capacitor on V

CC

to generate the voltages needed to

drive the external FETs. A 2.2µF ceramic capacitor or larger is recommended between the V

CC

and LS pins. A

0.47µF is recommended between the HS and BST pins. A 0.1µF is recommended between BST2 and CGND.

The LM3433 integrates circuitry that, when used in conjunction with the SS pin, will slow the current ramp on
start-up. The SS pin is used to tailor the soft-start for a specific application. A capacitor value of 0.1µF on the SS
pin will yield a 12mS soft start time. For most applications soft start is not needed.

The EN pin of the LM3433 is designed so that it may be controlled using a 1.6V or higher logic signal. If the
enable function is not used, the EN pin may be tied to V

IN

or left open. This pin is pulled to V

IN

internally through

a 100k pull up resistor.

The DIM pin of the LM3433 is designed so that it may be controlled using a 1.6V or higher logic signal. The
PWM frequency easily accomodates more than 40kHz dimming and can be much faster if needed. If the PWM
DIM pin is not used, tie it to CGND or leave it open. The DIM pin is tied to CGND internally through a 100k pull
down resistor.

The LM3433 is a high performance current driver so attention to layout details is critical to obtain maximum
performance. The most important PCB board design consideration is minimizing the loop comprised by the main
FET, synchronous FET, and their associated decoupling capacitor(s). Place the V

CC

bypass capacitor as near as

possible to the LM3433. Place the PWM dimming/shunt FET as close to the LED as possible. A ground plane
should be used for power distribution to the power FETs. Use a star ground between the LM3433 circuitry, the
synchronous FET, and the decoupling capacitor(s). The EP contact on the underside of the package must be
connected to V

EE

. The two lines connecting the sense resistor to CSN and CSP must be routed as a differential

pair directly from the resistor. A Kelvin connection is recommended. It is good practice to route the DIMO/DIMR,
HS/HO, and LO/LS lines as differential pairs. The most important PCB board design consideration is minimizing
the loop comprised by the main FET, synchronous FET, and their associated decoupling capacitor(s). Optimally
this loop should be orthogonal to the ground plane.

12

Copyright © 2007–2013, Texas Instruments Incorporated

Product Folder Links: