Texas Instruments TPS61050-269 Evaluation Board TPS61050EVM-269 TPS61050EVM-269 TPS61050EVM-269 Datenbogen

C

min

[

I

OUT

 

ǒ

V

OUT

*

V

IN

Ǔ

f

  D

V

 

V

OUT

(3)

For good input voltage filtering low ESR ceramic capacitors are recommended. A 10-

µ

F input capacitor is

recommended to improve transient behavior of the regulator and EMI behavior of the total power supply circuit.
The input capacitor should be placed as close as possible to the input pin of the converter.

The primary parameter necessary to define the output capacitor is the maximum allowed output voltage ripple of
the converter. This ripple is determined by two parameters of the capacitor, the capacitance and the ESR. It is
possible to calculate the minimum capacitance needed for the defined ripple, supposing that the ESR is zero, by
using

Parameter f is the switching frequency and

∆

V is the maximum allowed ripple.

With a chosen ripple voltage of 10mV, a minimum capacitance of 10

µ

F is needed. The total ripple is larger due

to the ESR of the output capacitor. This additional component of the ripple can be calculated using

∆

V

ESR

= I

OUT

×

R

ESR

The total ripple is the sum of the ripple caused by the capacitance and the ripple caused by the ESR of the
capacitor. Additional ripple is caused by load transients. This means that the output capacitor has to completely
supply the load during the charging phase of the inductor. A reasonable value of the output capacitance
depends on the speed of the load transients and the load current during the load change.

For the high current white LED application, a minimum of 3

µ

F effective output capacitance is usually required

when operating with 2.2

µ

H (typ) inductors. For solution size reasons, this is usually one or more X5R/X7R

ceramic capacitors. For stable operation of the internally compensated control loop, a maximum of 50

µ

F

effective output capacitance is tolerable.

Depending on the material, size and margin to the rated voltage of the used output capacitor, degradation on the
effective capacitance can be observed. This loss of capacitance is related to the DC bias voltage applied. It is
therefore always recommended to check that the selected capacitors are showing enough effective capacitance
under real operating conditions.

The first step of circuit and stability evaluation is to look from a steady-state perspective at the following signals:

•

Switching node, SW

•

Inductor current, I

L

•

Output ripple voltage, V

OUT(AC)

These are the basic signals that need to be measured when evaluating a switching converter. When the
switching waveform shows large duty cycle jitter or the output voltage or inductor current shows oscillations the
regulation loop may be unstable. This is often a result of board layout and/or L-C combination.

The next step in regulation loop evaluation is to perform a load transient test. Output voltage settling time after
the load transient event is a good estimate of the control loop bandwidth. The amount of overshoot and
subsequent oscillations (ringing) indicates the stability of the control loop. Without any ringing, the loop has
usually more than 45

°

of phase margin.

Because the damping factor of the circuitry is directly related to several resistive parameters (e.g., MOSFET
r

DS(on)

) that are temperature dependant, the loop stability analysis has to be done over the input voltage range,

output current range, and temperature range.

31