Texas Instruments TLV320AIC3105 Evaluation Module (EVM) and USB motherboard TLV320AIC3105EVM-K TLV320AIC3105EVM-K Datenbogen

.........................................................................................................................................

SLAS513B – FEBRUARY 2007 – REVISED DECEMBER 2008

The TLV320AIC3105 is a highly flexible, low-power, stereo audio codec with extensive feature integration,
intended for applications in smartphones, PDAs, and portable computing, communication, and entertainment
applications. Available in a 5-mm × 5-mm, 32-lead QFN, the product integrates a host of features to reduce cost,
board space, and power consumption in space-constrained, battery-powered, portable applications.

The TLV320AIC3105 consists of the following blocks:

•

Stereo audio multibit delta-sigma DAC (8 kHz–96 kHz)

•

Stereo audio multibit delta-sigma ADC (8 kHz–96 kHz)

•

Programmable digital audio effects processing (3-D, bass, treble, midrange, EQ, notch filter, de-emphasis)

•

Six audio inputs

•

Four high-power audio output drivers (headphone drive capability)

•

Two fully differential line output drivers

•

Fully programmable PLL

•

Headphone/headset jack detection available as register status bit

The TLV320AIC3105 requires a hardware reset after power up for proper operation. After all power supplies are
at their specified values, the RESET pin must be driven low for at least 10 ns. If this reset sequence is not
performed, the TLV320AIC3105 may not respond properly to register reads/writes.

The register map of the TLV320AIC3105 actually consists of multiple pages of registers, with each page
containing 128 registers. The register at address zero on each page is used as a page-control register, and
writing to this register determines the active page for the device. All subsequent read/write operations access the
page that is active at the time, unless a register write is performed to change the active page. Only two pages of
registers are implemented in this product, with the active page defaulting to page 0 on device reset.

For example, at device reset, the active page defaults to page 0, and thus all register read/write operations for
addresses 1 to 127 access registers in page 0. If registers on page 1 must be accessed, the user must write the
8-bit sequence 0x01 to register 0, the page control register, to change the active page from page 0 to page 1.
After this write, it is recommended the user also read back the page control register, to safely ensure the change
in page control has occurred properly. Future read/write operations to addresses 1 to 127 now access registers
in page 1. When page-0 registers must be accessed again, the user writes the 8-bit sequence 0x00 to register 0,
the page control register, to change the active page back to page 0. After a recommended read of the page
control register, all further read/write operations to addresses 1 to 127 access page-0 registers again.

The TLV320AIC3105 supports the I

2

C control protocol using 7-bit addressing and is capable of both standard

and fast modes. For I

2

C fast mode, note that the minimum timing for each of t

HD-STA

, t

SU-STA

, and t

SU-STO

is 0.9

µ

s,

as seen in

. The TLV320AIC3105 responds to the I

2

C address of 001 1000. I

2

C is a two-wire,

open-drain interface supporting multiple devices and masters on a single bus. Devices on the I

2

C bus only drive

the bus lines LOW by connecting them to ground; they never drive the bus lines HIGH. Instead, the bus wires
are pulled HIGH by pullup resistors, so the bus wires are HIGH when no device is driving them LOW. This way,
two devices cannot conflict; if two devices drive the bus simultaneously, there is no driver contention.

Copyright © 2007–2008, Texas Instruments Incorporated

21

Product Folder Link(s):