Texas Instruments THS7360 Evaluation Module THS7360EVM THS7360EVM Datenbogen

SLOS674 – JUNE 2010

This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with
appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more
susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

THS7360IPW

Rails, 70

TSSOP-20

Pb-Free, Green

THS7360IPWR

Tape and Reel, 2000

(1)

For the most current package and ordering information, see the Package Option Addendum at the end of this document, or visit the
device product folder at

(2)

These packages conform to Lead (Pb)-free and green manufacturing specifications. Additional details including specific material content
can be accessed at

.

GREEN: TI defines Green to mean Lead (Pb)-Free and in addition, uses less package materials that do not contain halogens, including
bromine (Br), or antimony (Sb) above 0.1% of total product weight. N/A: Not yet available Lead (Pb)-Free; for estimated conversion
dates, go to

. Pb-FREE: TI defines Lead (Pb)-Free to mean RoHS compatible, including a lead concentration that

does not exceed 0.1% of total product weight, and, if designed to be soldered, suitable for use in specified lead-free soldering
processes.

Over operating free-air temperature range, unless otherwise noted.

Supply voltage, V

S+

to GND

5.5

V

Input voltage, V

I

–0.4 to V

S+

V

Output current, I

O

±90

mA

Continuous power dissipation

See the Thermal Information Table

Maximum junction temperature, any condition

(2)

, T

J

+150

°C

Maximum junction temperature, continuous operation, long-term reliability

(3)

, T

J

+125

°C

Storage temperature range, T

stg

–60 to +150

°C

Human body model (HBM)

4000

V

ESD rating:

Charge device model (CDM)

1000

V

Machine model (MM)

200

V

(1)

Stresses above these ratings may cause permanent damage. Exposure to absolute maximum conditions for extended periods may
degrade device reliability. These are stress ratings only, and functional operation of the device at these or any other conditions beyond
those specified is not implied.

(2)

The absolute maximum junction temperature under any condition is limited by the constraints of the silicon process.

(3)

The absolute maximum junction temperature for continuous operation is limited by the package constraints. Operation above this
temperature may result in reduced reliability and/or lifetime of the device.

q

JA

Junction-to-ambient thermal resistance

108.0

q

JC(top)

Junction-to-case(top) thermal resistance

41.6

q

JB

Junction-to-board thermal resistance

61.3

°C/W

y

JT

Junction-to-top characterization parameter

2.9

y

JB

Junction-to-board characterization parameter

58.4

q

JC(bottom)

Junction-to-case(bottom) thermal resistance

n/a

(1)

For more information about traditional and new thermal metrics, see the IC Package Thermal Metrics application report,

2

Copyright © 2010, Texas Instruments Incorporated

Product Folder Link(s):