Manualsbrain.com
  1. Handbücher
  2. Marken
  3. Texas Instruments
  4. Evaluation Kit for FPD-Link Family of Serializer and Deserializer LVDS Devices FLINK3V8BT-85/NOPB
  5. Datenbogen

Texas Instruments Evaluation Kit for FPD-Link Family of Serializer and Deserializer LVDS Devices FLINK3V8BT-85/NOPB FLINK3V8BT-85/NOPB Datenbogen

Produktcode
FLINK3V8BT-85/NOPB
Download
Seite von 26
FPD-Link Evaluation Kit User’s Manual 
 
National Semiconductor Corporation 
 
Rev 3.0 
Date: 9/25/2007 
Page 9 of 25 
Tx LVDS Mapping by IDC Connector 
 
The following two figures illustrate how the Tx inputs are mapped to the IDC 
connector (J1) (Note – labels are also printed on the demo boards).  The 20-pin IDC 
(J2) connector pinout is also shown. 
 
 
TXOUT2
TXOUT0
60 
59 
2 
Pin 1 
TXOUT0
GND 
TXIN0 
GND 
TXIN1 
GND 
TXIN2 
GND 
TXIN3 
GND 
TXIN4 
GND 
TXIN5 
GND 
TXIN6 
GND 
TXIN7 
GND 
TXIN8 
GND 
TXIN9 
GND 
TXIN10 
GND 
TXIN11 
GND 
TXIN12 
GND 
TXIN13 
GND 
TXIN14 
GND 
TXIN15 
GND 
TXIN16 
GND 
TXIN17 
GND 
TXIN18 
GND 
TXIN19 
GND 
TXIN20 
GND 
TXIN21 
GND 
TXIN22 
GND 
TXIN23 
GND 
TXIN24 
GND 
TXIN25 
GND 
TXIN26 
GND 
TXIN27 
GND 
TXCLKIN 
GND GND 
J1 
TXOUT3
TXOUT1
TXOUT2
60-pin IDC Connector 
(Transmitter Board) 
Previous Cycle
 
 
 
Next Cycle
 
TXOUT3
 
TXOUT2
 
TXOUT1
 
TXOUT0
 
TXCLKOUT
 
TXIN23    TXIN17      TXIN16       TXIN11      TXIN10     TXIN5        TXIN27
TXIN26    TXIN25      TXIN24       TXIN22      TXIN21     TXIN20      TXIN19
TXIN18    TXIN15      TXIN14       TXIN13      TXIN12     TXIN9        TXIN8
TXIN7       TXIN6        TXIN4        TXIN3         TXIN2       TXIN1       TXIN0
TXOUT1
TXOUT1
TxOUT LVDS signals 
20-pin IDC connector 
Parallel LVTTL/LVCMOS Data Inputs Mapped to LVDS Outputs 
2 
Pin 1
20 
19
GND 
OUT0- 
OUT0+ 
GND 
GND 
OUT1- 
OUT1+ 
GND 
GND 
OUT2- 
OUT2+ 
GND 
GND 
CLK- 
CLK+ 
GND 
GND 
OUT3- 
OUT3+ 
GND 
J2