Texas Instruments Clock Jitter Cleaner With Dual Cascaded PLLs and Integrated 2.9 GHz VCO LMK04808BEVAL/NOPB LMK04808BEVAL/NOPB Datenbogen

Populated: 

OSCout0, OSCout0*,  

OSCout1, OSCout1* 

Analog, 

Output  

Buffered outputs of OSCin port. 
 
The output terminations on the evaluation board are 
shown below, the output type selected by default in 
CodeLoader is indicated by an asterisk (*): 

OSCout0 

LVDS* / LVCMOS 

OSCout1 

LVPECL* (fixed) 

 
Only OSCout0 has a programmable LVDS, LVPECL, 
or LVCMOS output buffer.  The OSCout0 buffer type 
can be selected in CodeLoader on the Clock Outputs 
tab via the OSCout0_TYPE control.  OSCout1 has 
LVPECL buffer only but has programmable swing 
amplitude. 
 
Both OSCout pairs are AC-coupled to allow safe 
testing with RF test equipment. 
 
The OSCout1 output is source-terminated using 240-
ohm resistors. 
 
If OSCout0 is programmed as LVCMOS, each output 
can be independently configured (normal, inverted, 
inverted, and off/tri-state). 

Vcc 

Power, 

Input 

Main power supply input for the evaluation board. 
 
A 3.9 V DC power source applied to this SMA will, by 
default, source the onboard LDO regulators that power 
the inner layer planes that supply the LMK048xxB and 
its auxiliary circuits (e.g. VCXO). 
 
The LMK048xxB contains internal voltage regulators 
for the VCO, PLL and other internal blocks.  The clock 
outputs do not have an internal regulator, so a clean 
power supply with sufficient output current capability 
is required for optimal performance. 
 
On-board LDO regulators and 0   resistor options 
provide flexibility to supply and route power to various 
devices.  See schematics for more details.