Texas Instruments DLP® LightCrafter™ Evaluation Module DLPLIGHTCRAFTER DLPLIGHTCRAFTER Datenbogen

Produktcode
DLPLIGHTCRAFTER
Seite von 68
DLP LightCrafter Embedded Software Overview
1.3
DLP LightCrafter Embedded Software Overview
1.3.1 DM365 Software
The DLP LightCrafter module software is based on TI’s DVSDK platform running on the Digital Media
System-on-Chip DM365. The DVSDK platform is a collection of royalty-free software components built
upon Linux operating system and pre-tested by TI. The software components include Linux kernel, Linux
filesystem, Linux product support package (PSP), application framework (APIs), codec libraries (MPEG4,
H.264, MPEG2, G.711, JPEG), example programs, DSP Codegen, and CodeSourcery tool chain with IDE
for cross-compiling and debugging target systems.
Figure 1-5. DM365 DVSDK Software Platform
Out of the box, the DLP LightCrafter boots from the on-board NAND FLASH. The DM365 acts as the main
processor of the system and boots as an embedded Linux device. The Linux file system resides on the
NAND or micro-SD card. Thus, the DLP LightCrafter does not require an NFS mount nor a TFTP server to
run. The embedded Linux system utilizes Remote Network Drivers Interface Specification (RNDIS) to send
packets through USB. DLP LightCrafter has a default IP address of 192.168.1.100.
1.3.1.1
Serial Communication
DLP LightCrafter’s UART port serves as a console output of the embedded Linux device. The DM365
sends error messages through the UART and accepts root level commands. A 2.5-mm stereo plug to
female DB9 connector is needed to connect the DLP LightCrafter’s UART port to a PC. For PCs with only
USB ports, use a USB-to-serial RS232 adapter.
To view UART console messages, configure a terminal emulator with the following parameters:
Baud: 115200
Data Bits: 8
Stop Bits: 1
Parity: None
Flow Control: None
1.3.2 FPGA Overview
The FPGA expands the functionality of the DLP 0.3-inch WVGA chipset to enable the features of DLP
LightCrafter. An important feature of DLP LightCrafter is the ability to display stored patterns at high frame
rates. The FPGA provides the timing and signal management to implement a four buffer rotation scheme,
which enables a stored pattern capability of 4x24=96 binary patterns. Additional capabilities include:
An external trigger input, which allows an external device to trigger stored patterns; configurable for
polarity (positive or negative), delay, and duration (pulse width).
An external trigger output, which provides the ability to synchronize an external camera with the
display of patterns; configurable for polarity (positive or negative), delay, and duration (pulse width).
13
DLPU006C – January 2012 – Revised December 2013
DLP
®
LightCrafter™ Module Overview
Copyright © 2012–2013, Texas Instruments Incorporated