Texas Instruments SN65LVDS125 Evaluation Module SN65LVDS125AEVM SN65LVDS125AEVM Datenbogen

W

SLLS595C

–

OCTOBER 2003

–

REVISED JUNE 2011

These devices have limited built-in ESD protection. The leads should be shorted together or the device placed in conductive foam
during storage or handling to prevent electrostatic damage to the MOS gates.

S10 - S41

Inputs; Input channel to out output channel selection control pins

1A, 2A, 3A, 4A

Inputs; Positive leg of LVDS data input

1B, 2B, 3B, 4B

Inputs; Negative leg of LVDS data input

1Y, 2Y, 3Y, 4Y

Outputs; Positive leg of LVDS data output

1Z, 2Z, 3Z, 4Z

Outputs; Negative leg of LVDS data output

1DE, 2DE, 3DE, 4DE

Inputs; Output port disable

V

CC

Input Voltage

GND

Ground

2

Copyright

©

2003

–

2011, Texas Instruments Incorporated