Texas Instruments TMS320C6472 Evaluation Module TMDSEVM6472LE TMDSEVM6472LE Datenbogen

SPRS612G

–

JUNE 2009

–

REVISED JULY 2011

This section provides a description of the PLL1 controller registers. For details on the operation of the PLL
controller module, see the TMS320C6472/TMS320TCI648x DSP Software-Programmable Phase-Locked
Loop (PLL) Controller User's Guide (literature number

Not

all

of

the

registers

documented

in

the

Software-Programmable Phase-Locked Loop (PLL) Controller User's Guide (literature
number

) are supported on the C6472. Only those registers documented in this

section are supported. Furthermore, only the bits within the registers described here are
supported. Users should not write to any reserved memory location or change the value of
reserved bits.

The peripheral identification register (PID) is a constant register that contains the ID and ID revision
number for that module. The PID stores version information used to identify the module. All bits within this
register are read-only (writes have no effect).

31

24 23

16 15

8

7

0

Reserved

TYPE

CLASS

REV

R-0

R-01

R-08

R-0D

LEGEND: R/W = Read/Write; R = Read only; -n = value after reset

31:24

Reserved

Reserved

23:16

TYPE

01h

Peripheral Type

15:8

CLASS

08h

Peripheral Class

7:0

REV

0Dh

Peripheral Revision. Identifies the revision level of the specific instance of the peripheral.

The reset type status register (RSTYPE) is described in

Copyright

©

2009

–

2011, Texas Instruments Incorporated

153

Product Folder Link(s) :