Texas Instruments TMS320C6472 Evaluation Module TMDSEVM6472LE TMDSEVM6472LE Datenbogen

Produktcode
TMDSEVM6472LE
Seite von 269
PRODUCTPREVIEW
SPRS612G
JUNE 2009
REVISED JULY 2011
3.3.1.3
IPU/IPD Control
This section augments
in
It contains more detail about the operation of the
internal resistor pulls and the output buffer operation. It explicitly lists the relevant pins individually under
all possible configurations and states whether internal pull resistors are enabled or disabled. The 3.3-V
EMAC0 and EMAC1 pins are listed in
the HPI pins are listed in
the TSIP pins are
listed in
,
and the UTOPIA pins are listed in
.
Use the following legend for
through
EN = Internal pull-up or pull-down resistors are enabled and output buffers are disabled.
DIS = Internal pull-up or pull-down resistors are disabled and output buffers are enabled.
This is true for all cases except for three HPI control signals (HAS, HCS, and HINT) that always have their
internal pull resistors activated (see
Table 3-4. EMAC IPU/IPD Control
(1) (2)
EMAC0 AS SPECIFIED BY MACSEL0[2:0]
MII
GMII
RMII
S3MII
RGMII
Disabled
RMII
S3MII
RGMII
Disabled
RMII
S3MII
RGMII
Disabled
SIGNAL NAME
EMAC1 AS SPECIFIED BY EMAC1_EN AND MACSEL1[1:0]
RGMII or
RGMII or
RGMII or
RGMII or
RGMII or
RGMII or
RMII
RMII
RMII
RMII
S3MII
S3MII
S3MII
S3MII
Disabled
Disabled
Disabled
Disabled
Disabled
Disabled
MRXD00/RMRXD00/
DIS
DIS
DIS
DIS
EN
EN
DIS
DIS
EN
EN
DIS
DIS
EN
EN
SRXD0
MRXD01/RMRXD01/
DIS
DIS
DIS
DIS
EN
EN
DIS
DIS
EN
EN
DIS
DIS
EN
EN
SRXSYNC0
MRXD02/SRXD1
DIS
DIS
EN
EN
EN
EN
EN
EN
EN
EN
DIS
DIS
DIS
DIS
MRCLK0/SRXCLK1
DIS
DIS
EN
EN
EN
EN
EN
EN
EN
EN
DIS
DIS
DIS
DIS
MRXD03/SRXSYNC1
DIS
DIS
EN
EN
EN
EN
EN
EN
EN
EN
DIS
DIS
DIS
DIS
MRXD04/RMRXD10
EN
DIS
EN
EN
EN
EN
DIS
DIS
DIS
DIS
EN
EN
EN
EN
MRXD05/RMRXD11
EN
DIS
EN
EN
EN
EN
DIS
DIS
DIS
DIS
EN
EN
EN
EN
MRXD06/RMRXER1
EN
DIS
EN
EN
EN
EN
DIS
DIS
DIS
DIS
EN
EN
EN
EN
MRXD07
EN
DIS
EN
EN
EN
EN
EN
EN
EN
EN
EN
EN
EN
EN
MRXDV0/RMCRSDV1
DIS
DIS
EN
EN
EN
EN
DIS
DIS
DIS
DIS
EN
EN
EN
EN
MRXER0/RMRXER0/
DIS
DIS
DIS
DIS
EN
EN
DIS
DIS
EN
EN
DIS
DIS
EN
EN
SRXCLK0
MCRS0/RMCRSDV0
DIS
DIS
DIS
EN
EN
EN
DIS
EN
EN
EN
DIS
EN
EN
EN
GMTCLK0/REFCLK1/
EN
DIS
EN
EN
EN
EN
DIS
DIS
DIS
DIS
DIS
DIS
DIS
DIS
SREFCLK1
MTCLK0/REFCLK0/
DIS
DIS
DIS
DIS
EN
EN
DIS
DIS
EN
EN
DIS
DIS
EN
EN
SREFCLK0
MTXD00/RMTXD00/
DIS
DIS
DIS
DIS
EN
EN
DIS
DIS
EN
EN
DIS
DIS
EN
EN
STXD0
MTXD01/RMTXD01/
DIS
DIS
DIS
DIS
EN
EN
DIS
DIS
EN
EN
DIS
DIS
EN
EN
STXSYNC0
MTXD02/STXD1
DIS
DIS
EN
EN
EN
EN
EN
EN
EN
EN
DIS
DIS
DIS
DIS
MTXD03/STXSYNC1
DIS
DIS
EN
EN
EN
EN
EN
EN
EN
EN
DIS
DIS
DIS
DIS
MTXD04/RMTXD10/
EN
DIS
EN
EN
EN
EN
DIS
DIS
DIS
DIS
DIS
DIS
DIS
DIS
STXCLK1
MTXD05/RMTXD11
EN
DIS
EN
EN
EN
EN
DIS
DIS
DIS
DIS
EN
EN
EN
EN
MTXD06/RMTXEN1
EN
DIS
EN
EN
EN
EN
DIS
DIS
DIS
DIS
EN
EN
EN
EN
MTXD07/STXCLK0
EN
DIS
EN
DIS
EN
EN
EN
DIS
EN
EN
EN
DIS
EN
EN
MTXEN0/RMTXEN0
DIS
DIS
DIS
EN
EN
EN
DIS
EN
EN
EN
DIS
EN
EN
EN
MCOL0
DIS
DIS
EN
EN
EN
EN
EN
EN
EN
EN
EN
EN
EN
EN
GMDIO
DIS
DIS
DIS
DIS
EN
DIS
DIS
DIS
EN
DIS
DIS
DIS
EN
DIS
GMDCLK
DIS
DIS
DIS
DIS
EN
DIS
DIS
DIS
EN
DIS
DIS
DIS
EN
DIS
(1)
DIS = Disabled internal pull resistor and enabled output buffer; EN = Enabled internal pull resistor and disabled output buffer.
(2)
Although MDIO is shared between EMAC0 and EMAC1, only MACSEL0 (i.e., EMAC0) configuration pins are used to control the MDIO
interface. For example, when EMAC0 is in RGMII mode the 1.8-V MDIO pins are used (3.3-V MDIO pins are not used) and when
EMAC0 is in non-RGMII mode the 3.3-V MDIO pins are used (1.8-V RGMII MDIO pins are not used).
66
Device Configuration
Copyright
©
2009
2011, Texas Instruments Incorporated
Product Folder Link(s) :