Texas Instruments TLV70130 Low-Dropout Regulator Evaluation Module TLV70130EVM-077 TLV70130EVM-077 Datenbogen

Thermal management is a key component of design of any power converter and is especially important
when the power dissipation in the LDO regulator is high. Use the following formula to approximate the
maximum power dissipation for the particular ambient temperature: courtesy

T

J

= T

A

+ P

D

x

θ

JA

Where T

J

is the junction temperature, T

A

is the ambient temperature, P

D

is the power dissipation in the

device (W), and

θ

JA

is the thermal resistance from junction to ambient. All temperatures are in degrees

Celsius. The maximum silicon junction temperature, T

J

, must not be allowed to exceed 150

°

C. The layout

design must use copper trace and plane areas effectively, as thermal sinks, in order not to allow T

J

to

exceed the absolute maximum rating under all temperature conditions and voltage conditions across the
part.

The designer must consider carefully the thermal design of the PCB for optimal performance over
temperature. For this EVM,

shows the PCB top GND plane has six, 6-mil, thermal via

connections to the bottom-side copper GND plane to dissipate heat. The PCB is a two-layer board with
2-oz copper on top and bottom layers. The YFF package drawing can be found at the Texas Instruments
Web site in the product folder for the TLV701xx LDO regulator.

repeats information from the Dissipation Ratings Table of the TLV701xx data sheet for

comparison with the thermal resistance,

θ

JA

, calculated for this EVM layout to show the wide variation in

thermal resistances for given copper areas. The High-K value is determined using a standard JEDEC
High-K (2s2p) board having dimensions of 3-inch x 3-inch with 1-ounce internal power and ground planes
and 2-oz copper traces on top and bottom of the board.

4

SLVU554

–

October 2011

Copyright

©

2011, Texas Instruments Incorporated