Texas Instruments DEM-OPA-SSOP-3E Evaluation Module DEM-OPA-SSOP-3E DEM-OPA-SSOP-3E Datenbogen

G0

B0

R0

R1

G1

B1

SEL

EN

OUT_R

OUT_B

OUT_G

-V

S

+V

S

TB1

L2

C2

C1

R11

L1

C5

R7
R8
R9

R10

R6

R1

R3

R2

R5

R4

(b) Bottom layer

(a) Top layer

www.ti.com

R

1

through R

9

set the I/O impedance for the signal chain, R

10

and R

11

set the input impedance for the

select and enable pins, and C

1

, C

2

, C

3

, C

4

, and C

5

are supply bypass capacitors. C

5

is optional; it adds a

bypass between the supplies that improves distortion performance for some models. L

1

and L

2

are ferrite

chips that can reduce interactions with the power supply at high frequencies. If not desired, they can be
replaced with 0

Ω

resistors.

For single-supply operation, do not connect L

2

; otherwise, the –V

S

input to TB

1

would be at ground

potential.

This demonstration fixture is a two-layer PCB. (See

.) It uses a ground plane on the bottom, and

signal and power traces on the top. The ground plane has been opened up around op amp pins sensitive
to capacitive loading. Power-supply traces are laid out to keep current loop areas to a minimum. The SMA
(or SMB) connectors may be mounted either vertically or horizontally.

The location and type of capacitors used for power-supply bypassing are crucial to high-frequency
amplifiers. The tantalum capacitors, C

1

and C

2

, do not need to be as close to pins 11 and 4 on the PCB,

and may be shared with other amplifiers.

See the individual op amp data sheet for more information on proper board layout techniques and
component selection.

SBOU043B – February 2007 – Revised April 2009

3