Texas Instruments 6-channel Power Mgmt IC with 3DC/DCs, 3 LDOs, I2C Interface and DVS Evaluation Module BoardEvaluatio T TPS65023EVM-205 Datenbogen

Produktcode
TPS65023EVM-205
Seite von 13
www.ti.com
2.2
Setup
3
Board Layout
3.1
Layout
Board Layout
JP4 – DCDC1 ON/OFF
EN for DCDC1 converter; default setting is ON
JP5 – DCDC2 ON/OFF
EN for DCDC2 converter; default setting is ON.
JP6 – DCDC3 ON/OFF
EN for DCDC3 converter; default setting is ON.
JP7 – LDO ON/OFF
EN for both LDO1 and LDO2 regulators; default setting is ON.
JP8 – DEFLDO1
Sets default voltage for LDO1 and LDO2 in combination with DEFLDO2. (See
Table
3.)
JP9 – DEFLDO2
Sets default voltage for LDO1 and LDO2 in combination with DEFLDO1. (See
Table
3.)
S1 –HOT_RST
S1 is a normally open, momentary pushbutton switch that, when pressed, connects the
HOT_RST input of the TPS65023 to GND, generating the HOT_RESET pulse. HOT_RESET pin
is pulled up externally.
The following steps must be followed before the EVM can be operated.
1. Install the TPS65023EVM software.
2. Connect input voltages and loads to the EVM.
3. Configure all EVM jumpers to factory setting.
JP4–ON
JP1–1.6V
JP3–1.8V
JP2–1.8V
JP5–ON
JP6–ON
JP7–ON
JP9–High
JP8–High
4. Connect the ribbon cable between the EVM and the USB-TO-GPIO (HPA172) adapter.
5. Connect the USB cable between the computer and the HPA172EVM.
6. Turn on all supplies.
7. Run the TPS65023EVM software
This section provides the TPS65023EVM-205 board layout and illustrations.
Board layout is critical for all switch mode power supplies.
through
show the board layout
for the TPS65023EVM-205 PWB. The nodes with high switching frequencies and currents are short and
are isolated from the noise-sensitive feedback circuitry. Careful attention has been given to the routing of
high-frequency current loops. See the data sheet for specific layout guidelines.
4
TPS65023EVM
SLVU193 – December 2006