Texas Instruments 60V Input, 3A, Step-Down Converter Evaluation Module TPS54360EVM-182 TPS54360EVM-182 Datenbogen

This section provides a description of the EVM, board layout, and layer illustrations.

The board layout for the EVM is shown in

through

. The top-side layer of the EVM is

laid out in a manner typical of a user application. The top and bottom layers are 2-oz copper.

The top layer contains the main power traces for V

IN

, V

OUT

, and SW. Also on the top layer are connections

for the remaining pins of the TPS54360 and a large area filled with ground. The bottom layer contains
ground and a signal route for the bootstrap capacitor. The top and bottom and internal ground traces are
connected with multiple vias placed around the board including six vias directly under the TPS54360
device to provide a thermal path from the top-side ground plane to the bottom-side ground plane.

The input decoupling capacitors (C2 and C3), bootstrap capacitor (C4), and frequency set resistor (R3)
are all located as close to the IC as possible. In addition, the voltage set-point resistor divider components
are also kept close to the IC. The voltage divider network ties to the output voltage at the point of
regulation, the copper V

OUT

trace past the output connector (J1). For the TPS54360, an additional input

bulk capacitor may be required (C3), depending on the EVM connection to the input supply.

12

SLVU769B – September 2012 – Revised September 2012

Copyright © 2012, Texas Instruments Incorporated