Texas Instruments TPS2376H Evaluation Module TPS2376HEVM TPS2376HEVM Datenbogen

The test results for this EVM at T

A

= 25

°

C follow.

shows the 5-V output startup waveform at J4 (Bottom, 2 V/div) after the application of 48 Vdc at

J3 (Top, 20 V/div). The output at J4 was loaded to 0 A (500 ms / div).

The waveform at TP13 on the drain of the primary side FET (Top, 50 V/div) and the 5 V output ripple
voltage at J4 (Bottom, 50 mV/div) are shown in the figures below. The images were taken with the output
loaded to 5 A at J4 and the input voltage set to 48 Vdc at J3 (2

μ

s/div).

The converter efficiency and regulation over load are shown in

. Two conditions are shown; 1) 48

V is applied at J2 and 2) 48 V is applied at J3.

4

SLVU197B – March 2007 – Revised September 2007