Texas Instruments IC MCU 16B MSP430F2418TPM LQFP-64 TID MSP430F2418TPM Datenbogen

4.15 MHz

12 MHz

16 MHz

1.8 V

2.2 V

2.7 V

3.3 V

3.6 V

Supply Voltage −V

S

y

s

te

m

F

re

q

u

e

n

c

y

−

M

H

z

Supply voltage range
during flash memory
programming

Supply voltage range
during program execution

Legend :

7.5 MHz

SLAS541K – JUNE 2007 – REVISED NOVEMBER 2012

Voltage applied at V

CC

to V

SS

-0.3 V to 4.1 V

Voltage applied to any pin

(2)

-0.3 V to V

CC

+ 0.3 V

Diode current at any device terminal

±2 mA

Unprogrammed device

-55°C to 150°C

T

stg

Storage temperature

(3)

Programmed device

-55°C to 150°C

(1)

Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings
only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating
conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

(2)

All voltages referenced to V

SS

. The JTAG fuse-blow voltage, V

FB

, is allowed to exceed the absolute maximum rating. The voltage is

applied to the TEST pin when blowing the JTAG fuse.

(3)

Higher temperature may be applied during board soldering according to the current JEDEC J-STD-020 specification with peak reflow
temperatures not higher than classified on the device label on the shipping boxes or reels.

During program execution

1.8

3.6

V

CC

Supply voltage (AV

CC

= DV

CC

= V

CC

(1)

)

V

During flash program/erase

2.2

3.6

V

SS

Supply voltage (AV

SS

= DV

SS

= V

SS

)

0

0

V

I version

-40

85

T

A

Operating free-air temperature

°C

T version

-40

105

V

CC

= 1.8 V,

dc

4.15

Duty cycle = 50% ± 10%

V

CC

= 2.7 V,

f

SYSTEM

Processor frequency (maximum MCLK frequency)

(2) (3)

dc

12

MHz

Duty cycle = 50% ± 10%

V

CC

≥

3.3 V,

dc

16

Duty cycle = 50% ± 10%

(1)

It is recommended to power AV

CC

and DV

CC

from the same source. A maximum difference of 0.3 V between AV

CC

and DV

CC

can be

tolerated during power-up.

(2)

The MSP430 CPU is clocked directly with MCLK. Both the high and low phases of MCLK must not exceed the pulse duration of the
specified maximum frequency.

(3)

Modules might have a different maximum input clock specification. See the specification of the respective module in this data sheet.

Note:

Minimum processor frequency is defined by system clock. Flash program or erase operations require a minimum V

CC

of 2.2 V.

30

Copyright © 2007–2012, Texas Instruments Incorporated