Intel 8XC196MC Benutzerhandbuch

5-12

The PTS select register (PTSSEL) selects either PTS service or a standard software interrupt ser-
vice routine for each of the maskable interrupt requests (see Figure 5-6). The bits in the interrupt
mask registers, INT_MASK and INT_MASK1, enable or disable (mask) individual interrupts
(see Figures 5-7 and 5-8). For the multiplexed interrupt sources, bits in the PI_MASK register
(Figure 5-9 on page 5-17) enable or disable (mask) the individual interrupt sources. With the ex-
ception of the nonmaskable interrupt (NMI) bit (INT_MASK1.7), setting a bit enables the corre-
sponding interrupt source and clearing a bit disables the source. 

To disable any interrupt, clear its mask bit. To enable an interrupt for standard interrupt service,
set its mask bit and clear its PTS select bit. To enable an interrupt for PTS service, set both the
mask bit and the PTS select bit.

Single transfer mode

register/register

†

memory/register

†

memory/memory

†

18 per byte or word transfer + 1
21 per byte or word transfer + 1 
24 per byte or word transfer + 1 

Block transfer mode

register/register

†

memory/register

†

memory/memory

†

13 + 7 per byte or word transfer (1 minimum)
16 + 7 per byte or word transfer (1 minimum)
19 + 7 per byte or word transfer (1 minimum)

A/D scan mode

register/register

†

register/memory

†

21
25

ASIO receive mode (MC, MD only)

Majority disabled

Majority enabled

24 + 2 (if parity enabled)

36 + sample time (second sample)
36 + 7 + sample time (third sample)
36 + 2 (if parity enabled)

ASIO transmit mode (MC, MD only)

29 + 3 (if parity enabled)

SSIO receive mode (MC, MD only)

29 (receive data bit)
21 (no reception)

SSIO transmit mode (MC, MD only)

30 (transmit data bit)
20 (no transmission)

†

Register

 indicates an access to the register file or peripheral SFR. 

Memory

 indicates an access to a 

memory-mapped register, I/O, or memory. See Table 4-1 on page 4-2 for address information.